UART통신
상태 - 판단 - 아웃풋박스 : 이런 식으로 있는 건 하나의 상태에서 이루어짐
과제
UART_Rx 구현하기
'Verilog > 기본모듈 및 이론' 카테고리의 다른 글
| Day 9 - Systemveril (0) | 2024.06.19 |
|---|---|
| Day 8 - UART(ASM) (0) | 2024.06.19 |
| Day 6 - FSM, UART_Tx (0) | 2024.06.17 |
| Day 5 - 책 이론 + FSM (0) | 2024.06.17 |
| Day 4 - Sequential Logic (1) | 2024.06.17 |