Day2 - FULL ADDER, FND

추상화 or 간략화

추상화 or 간략화와 반대되는 말 구체화

그림과 같이 왼쪽 같은 회로를 오른쪽처럼 간략화게 만든 것을 추상화 or 간략화 라고 한다.

 

4bit Full Adder 스키메틱 예상

 

이를 테스트 하기위해 SystemVerilog를 이용하여 Test bench를 만들었다.

SystemVerilog

이렇게 선택하여 Simulation을 하나 추가해 준다.

 

SystemVerilog는 Verilog로는 안 되는 Randomize()를 사용하여 랜덤으로 입력을 만들어 출력을 확인할 수 있다.

Simulation 결과 제대로 설계됐다는 것을 확인할 수 있다.

 

FND Controller 초안

BAYSYS3에 내장되어 있는 FND는 common anode 타입이기 때문에 '0'을 입력하면 불이 켜지고 '1'이면 불이 꺼진다.

0~F까지 HEX값으로 변환, FND 4개를 순서대로 빠르게 켜서 켜져있는거처럼 보이게 만든다.

행위동작모델링

 

 

과제

과제 설명서

먼저 8bit Full Adder를 구현하고 그것을 탑모듈을 추가하여 FND Controller와 연결한다.