Verilog/기본모듈 및 이론
Day 6 - FSM, UART_Tx
onthejobtrain
2024. 6. 17. 23:22
FSM(Finite State Machine)
Moore Machine (무어머신)
Mealy Machine(밀리머신)
IP catalog
ila 들어가면 debug가능
Number of probes : 프로브 개수
probe_ports 들어가서 프로브 비트수를 늘려줄수 있음(Probe Width)
이런식으로 코드 추가해서 보고싶은 부분 프로브로 찍어볼 수 있음
ILA : 메모리를 많이 잡아먹는다.
시리얼포트 연결 시 사용
과제
UART_Tx 업데이트예정